外围设备

为了与外部世界进行通信，微型计算机使用外围设备（I/O设备）。常用的外围设备有：A/D转换器、D/A转换器、CRT、打印机、硬盘、软盘、磁带等。

外围设备通过称为接口电路的电子电路与微型计算机连接。

可编程外围接口 (PPI)

可编程外围接口是一种多端口设备。端口可以以程序员要求的各种方式进行编程。该设备对于接口外围设备非常有用。某些制造商也使用“PIA”（外围接口适配器）这个术语。

Intel 8255

Intel 8255 是一款可编程外围接口 (PPI)。它有两个版本，即Intel 8255A 和 Intel 8255A-5。两者的一般描述相同。它们在电气特性上有一些区别。以后，将统称为8255。其主要功能是使外围设备能够与微型计算机接口。

它有三个8位端口，即端口A、端口B和端口C。端口C进一步分为两个4位端口，即端口C高位和端口C低位。因此，总共有4个端口可用，两个8位端口和两个4位端口。每个端口都可以被编程为输入端口或输出端口。

8255 的工作模式

Intel 8255 具有以下三种由软件选择的操作模式：

模式 0 - 简单输入/输出： 8255 具有两个 8 位端口（端口 A 和端口 B）以及两个 4 位端口（端口 C_高位 和端口 C_低位）。在模式 0 操作中，端口可以被操作为简单的输入或输出端口。8255 的四个端口中的每一个都可以被编程为输入或输出端口。

模式 1 - 选通输入/输出： 模式 1 是选通输入/输出操作模式。端口 A 和端口 B 都设计成在此操作模式下运行。当端口 A 和端口 B 被编程为模式 1 时，端口 C 的六个引脚用于其控制。

模式 2 - 双向端口： 模式 2 是选通双向操作模式。在此模式下，端口 A 可以被编程为双向端口。模式 2 操作仅适用于端口 A。当端口 A 被编程为模式 2 时，端口 B 可以被用作模式 1 或模式 0。

Intel 8255 架构

Intel 8255A 引脚描述

它是一个 40 引脚的集成电路封装。它工作在单路 5 V_d.c. 电源下。其重要特性如下：

各端口的引脚如下：

重要的控制信号是：

CS (芯片选择)： 这是一个芯片选择信号。该信号为低电平时，CPU 和 8255 之间的通信被启用。

RD (读取)： 当 RD 变为低电平时，8255 将数据或状态信息通过数据总线发送给 CPU。换句话说，它允许 CPU 从 8255 的输入端口读取数据。

WR (写入)： 当 WR 变为低电平时，CPU 将数据或控制字写入 8255。CPU 将数据写入 8255 的输出端口，并将控制字写入控制字寄存器。

RESET： RESET 是一个高电平有效信号。它会清除控制寄存器并将所有端口设置为输入模式。

A0 和 A1： 输入端口和控制字寄存器的选择是使用 A0 和 A1 与 RD 和 WR 结合实现的。A0 和 A1 通常连接到地址总线的最低有效位。如果使用两个 8255 单元，则端口的地址如下：

对于第一个 8255 单元，即 8255.1

对于第二个 8255 单元，即 8255.2

8253 可编程间隔定时器

可编程计数器/间隔定时器用于实时应用中的定时和计数功能，例如 BCD/二进制计数、生成精确延时、生成所需频率的方波、速率生成、硬件/软件触发选通信号、所需宽度的单次信号等。

流行的可编程间隔定时器芯片是Intel 8253 和 8254。两者都是引脚兼容的，并工作在以下六种模式：

模式 0：终端计数中断

模式 1：可编程单次触发

模式 2：速率发生器

模式 3：方波发生器

模式 4：软件触发模式

模式 5：硬件触发模式

8254 与 8086、8088、8085 和大多数其他微处理器兼容。8253 与 8085 微处理器兼容。8254 是 8253 的超集。

Intel 8253/54 架构

Intel 8253

8253 是一个 24 引脚的集成电路，工作在 5 Vd.c.。它包含三个独立的 16 位计数器。程序员可以编程 8253 以在 6 种操作模式中的任何一种下运行。它在软件控制下运行。

其重要引脚的描述如下：

RD (读取)： 当此引脚为低电平时，CPU 读取数据。

�WR: (写入)： 当此引脚为低电平时，CPU 以模式信息或加载计数器的形式输出数据。

A₀, A1： 这些引脚连接到地址总线。它们用于选择三个计数器之一。它们还用于寻址控制字寄存器以进行模式选择。

CS： 芯片选择。

D₀ - D₇： 双向数据总线。

CLK₀, CLK₁ 和 CLK₂ 分别是计数器 0、计数器 1 和计数器 2 的时钟。

GATE₀, GATE₁ 和 GATE₂ 分别是计数器 0、计数器 1 和计数器 2 的门控端。

OUT₀, OUT₁ 和 OUT₂ 分别是计数器 0、计数器 1 和计数器 2 的输出端。

8253 包含数据缓冲器、读/写逻辑和控制字寄存器，如下所述：

数据总线缓冲器：此缓冲器位于 8253 内部。它是一个三态、双向、8 位缓冲器。它用于通过 D₀ - D₇ 线将 8253 连接到系统数据总线。

读/写逻辑： 8253 包含一个读/写逻辑，它接受来自系统总线的输入，然后生成 8253 操作的控制信号。下表显示了读/写逻辑引脚在各种控制下的状态：

注意： - X 表示未定义状态。这意味着状态是 0 还是 1 都不重要。

计数器字寄存器：当引脚 A0、A1 为 11 时，选择控制字寄存器。控制字格式如下：

D₇   D₆   D₅   D₄   D₃   D₂   D₁   D₀

控制字的位 D₇ 和 D₆ 用于选择 3 个计数器之一。D₅ 和 D₄ 用于加载/读取计数。D₃、D₂ 和 D₁ 用于选择所选计数器的操作模式。8253 的每个计数器都有六种操作模式。六种操作模式是：模式 0、模式 1、模式 2、模式 3、模式 4 和模式 5。位 D0 用于选择二进制或 BCD 计数。

8253/54 操作模式

8253/54 可在 6 种不同的模式下运行。这些模式是：

模式 0：终端计数中断

• 模式 0 用于在软件控制下生成精确延时。
• 8253 的一个计数器被初始化并加载了用于所需延时的合适计数值。
• 计数完成后，计数器会中断 CPU。中断时，微处理器执行在所需延时后需要执行的任务。
• 对于模式 0 操作，GATE 保持高电平。在计数进行时，计数器输出 OUT 保持低电平。当达到终端计数（即计数达到 0）时，输出变为高电平，直到计数被重新加载或加载新计数。
• 当计数被重新加载或 OUT 变为低电平，计数器再次开始其计数操作。

模式 1：可编程单次触发

• 在模式 1 中，计数器充当可重触发和可编程的单次触发器。
• 施加到 GATE 的信号的低到高转换被视为触发信号。
• 在此操作模式下，模式设置后 OUT 最初变为高电平。模式设置操作后，计数器被加载为计数 N。计数器递减，并且对于 GATE 输入的每一次低到高转换，输出 (OUT) 会在 N 个时钟周期内变为低电平。

模式 2：速率发生器

• 在模式 2 中，计数器充当简单的 N 分频计数器。
• 当设置此模式时，计数器的输出最初变为高电平。
• 模式设置操作后，计数器被加载为计数 N。
• 对于模式 2 操作，GATE 保持高电平。
• 在此模式下，输出在 (N-1) 个时钟脉冲内保持高电平，然后在一个时钟脉冲内变为低电平。

模式 3：方波生成

• 在模式 3 中，计数器充当方波发生器。模式设置操作后，计数器被加载为计数 N。
• 对于模式 3 操作，GATE 保持高电平。
• 对于 N 的偶数值，输出在 N/2 个时钟脉冲内保持高电平，然后在接下来的 N/2 个时钟脉冲内变为低电平。

模式 4：软件触发选通

• 在模式 4 操作中，模式设置后计数器的输出最初变为高电平。
• 此模式下 GATE 保持高电平。计数器在计数加载到计数寄存器后立即开始计数。
• 当计数器达到终端计数（即计数内容 = 0）时，输出会变为低电平一个时钟周期，然后恢复为高电平。
• 输出信号可用作选通信号。
• 此操作模式被称为软件触发选通，因为选通信号的生成是通过将计数加载到计数寄存器来触发的。

模式 5：硬件触发选通

• 在此操作模式下，GATE 输入充当触发器。
• 模式设置后，输出最初变为高电平。
• 计数值 N 被加载到计数器中。
• 在 GATE 输入的低到高转换之后，计数器开始递减计数。
• 计数在 GATE 输入的上升沿之后，时钟的第一个负沿开始。
• 在终端计数时，输出会变为低电平一个时钟周期，然后再次变为高电平。
• 由于 GATE 输入的低到高转换会触发计数，因此此模式被称为硬件触发选通。