JK 触发器

2025年3月17日 | 阅读 3 分钟

JK触发器是最通用的基本触发器。 JK触发器用于时钟时序逻辑电路中，用于存储一位数据。

它的功能几乎与SR触发器相同。唯一的区别是消除了S和R均为1的未定义状态。由于此额外的时钟输入，JK触发器具有四个可能的输入组合，例如“逻辑1”，“逻辑0”，“无变化”和“切换”。

硬件原理图

示例

我们将在Verilog中对JK触发器进行编程，并为同一代码编写一个测试平台。

module jk_ff ( input j, input k, input clk, output q);

   reg q;

   always @ (posedge clk)
      case ({j,k})
         2'b00 :  q <= q;
         2'b01 :  q <= 0;
         2'b10 :  q <= 1;
         2'b11 :  q <= ~q;
      endcase
endmodule

测试平台

module tb_jk;
   reg j;
   reg k;
   reg clk;

   always #5 clk = ~clk;

   jk_ff    jk0 ( .j(j),
                  .k(k),
                  .clk(clk),
                  .q(q));

   initial begin
      j <= 0;
      k <= 0;

      #5 j <= 0;
         k <= 1;
      #20 j <= 1;
          k <= 0;
      #20 j <= 1;
          k <= 1;
      #20 $finish;
   end

   initial
      $monitor ("j=%0d k=%0d q=%0d", j, k, q);
endmodule

边沿触发JK触发器

这里描述的JK触发器的类型是边沿触发JK触发器。它由两个门控锁存器组成：一个主门控D锁存器和一个从门控SR锁存器。

这是边沿触发D触发器的修改版本。触发器的输出被反馈并与输入结合。主控器接收触发器的输入，例如J（置位），K（复位）和C（时钟）。

时钟输入被反相并馈入D锁存器的门输入。从属设备将主设备的输出作为输入（Q到S和Qn到R），并补充主设备的时钟输入。从属设备的输出是触发器的输出。两个锁存器之间时钟输入的这种差异将它们断开连接，并消除了触发器输入和输出之间的透明性。

下图显示了正边沿触发JK触发器。两个输入J和K分别用于设置和复位数据。它们也可以用于切换数据。时钟输入C用于控制主锁存器和从锁存器，以确保在任何给定时间只有一个锁存器可以设置其数据。

当C的值为0时，主锁存器可以设置其数据，而从锁存器不能。当C的值为1时，从属可以设置其数据，而主控器不能。当C从0变为1时，主设备已将其输出设置为，这反映了触发器在转换发生时输入的输入。

输出Q和Qn是触发器的存储数据和触发器存储数据的补码。

7476边沿触发JK触发器的示意图符号如下所示。该芯片具有异步设置和复位触发器数据输入的输入。

示例

以下是正边沿触发JK触发器的Verilog代码。已经添加了一个低电平有效的复位输入以异步清除触发器。

module jk_ff_edge_triggered(Q, Qn, C, J, K, RESETn);
   output Q;
   output Qn;
   input  C;
   input  J;
   input  K;
   input  RESETn;

   wire   Kn;                      // The complement of the K input.
   wire   D;   
   wire   D1;                      // Data input to the D latch.   
   wire   Cn;                      // Control input to the D latch.
   wire   Cnn;                    // Control input to the SR latch.
   wire   DQ;                     // Output from the D latch, inputs to the gated SR latch (S).
   wire   DQn;                   // Output from the D latch, inputs to the gated SR latch (R).

   assign D1 = !RESETn ? 0 : D;                           // Upon reset force D1 = 0

   not(Kn, K);   
   and(J1, J, Qn);
   and(K1, Kn, Q);   
   or(D, J1, K1);   
   not(Cn, C);
   not(Cnn, Cn);   
   d_latch dl(DQ, DQn, Cn, D1);
   sr_latch_gated sr(Q, Qn, Cnn, DQ, DQn);   
endmodule                                      // jk_flip_flop_edge_triggered

module d_latch(Q, Qn, G, D);
   output Q;
   output Qn;
   input  G;   
   input  D;

   wire   Dn; 
   wire   D1;
   wire   Dn1;

   not(Dn, D);   
   and(D1, G, D);
   and(Dn1, G, Dn);   
   nor(Qn, D1, Q);
   nor(Q, Dn1, Qn);
endmodule                                     // d_latch

module sr_latch_gated(Q, Qn, G, S, R);
   output Q;
   output Qn;
   input  G;   
   input  S;
   input  R;

   wire   S1;
   wire   R1;
   
   and(S1, G, S);
   and(R1, G, R);   
   nor(Qn, S1, Q);
   nor(Q, R1, Qn);
endmodule                                    // sr_latch_gated

下一主题D触发器

JK 触发器

边沿触发JK触发器

联系信息

关注我们

教程

面试题

在线编译器

Python

Java

.Net Framework

AI, ML and Data Science

Cloud Technology

B.Tech and MCA

Web Technology

PHP

Software Testing

Technical Interview

Java Interview

Python

Web Interview

Database Interview

B.Tech / MCA

Important Interview

Software Testing Interview

Company Interviews

Online Compilers

Multiple Choice Questions

Verilog 教程

JK 触发器

边沿触发JK触发器

相关帖子

数据流建模

Verilog 门延迟

门级建模

Verilog 块语句

ASIC 设计流程

Verilog 时间尺度

Verilog 仿真基础

开关级建模

Verilog 模块

标量 & 向量

订阅 Tpoint Tech

联系信息

关注我们

教程

面试题

在线编译器