T 触发器

17 Mar 2025 | 4 分钟阅读

T 代表 ("toggle") 触发器,以避免 SR 触发器中的中间状态。 我们应该只向触发器提供一个输入,称为触发输入(Toggle input),以避免中间状态的出现。

然后触发器充当 Toggle 开关。 下一个输出状态更改为当前状态输出的补码。 此过程称为Toggling

我们可以通过修改 JK 触发器 来构建 T 触发器。 T 触发器只有一个输入,该输入通过连接 JK 触发器的输入来构造。 这个单一的输入称为 T。

T 触发器的框图如下所示,其中 T 定义“切换”输入,CLK 定义“时钟信号”输入。

T Flip Flop

T 触发器电路

有两种用于形成 T 触发器的方法

  • 通过将输出反馈到“SR 触发器”中的输入。
  • 我们将 T 和 QPREV输出执行 XOR 运算后得到的输出作为 D 输入传递到 D 触发器中。

构建

T 触发器设计为将 AND 门的输出作为 SR 触发器的 NOR 门的输入。 "AND" 门的输入、当前输出状态 Q 及其补码 Q' 发送回每个 AND 门。

切换输入作为输入传递到 AND 门。 这些门连接到时钟 (CLK) 信号。 在 T 触发器中,作为切换输入传递一串小触发脉冲,这会改变触发器的输出状态。 使用 SR 触发器的 T 触发器的电路图如下所示

T Flip Flop

T 触发器使用 D 触发器形成。 在 D 触发器中,将 T 输入与输出“QPREV”执行 XOR 运算后的输出作为 D 输入传递。 使用 D 触发器的 T 触发器的逻辑电路如下图所示

T Flip Flop

D 触发器的最简单结构是使用 JK 触发器。 JK 触发器的两个输入都连接为单个输入 T。 下面是由 JK 触发器形成的 T 触发器的逻辑电路

T Flip Flop

T 触发器的真值表

T Flip Flop

当输出 Q 设为 0 时,上 NAND 门被启用,下 NAND 门被禁用。 使触发器处于“设置状态 (Q=1)”,触发器将 S 输入传递到触发器中。

当输出 Q 设为 1 时,上 NAND 门被禁用,下 NAND 门被启用。 触发器将 R 输入传递到触发器中,使触发器处于“复位状态 (Q=0)”。

T 触发器的操作

当 T 输入设置为 false 或 0 时,T 触发器的下一个状态与当前状态相似。

  • 如果切换输入设置为 0 且当前状态也为 0,则下一个状态将为 0。
  • 如果切换输入设置为 0 且当前状态为 1,则下一个状态将为 1。

当切换输入设置为 1 时,触发器的下一个状态与当前状态相反。

  • 如果切换输入设置为 1 且当前状态为 0,则下一个状态将为 1。
  • 如果切换输入设置为 1 且当前状态为 1,则下一个状态将为 0。

当传入触发器交替更改设置和复位输入时,T 触发器会切换。 T 触发器需要两个触发器才能完成输出波形的一个完整周期。

T 触发器产生的输出频率是输入频率的一半。 T 触发器用作“分频电路”。

在 T 触发器中,仅当先前状态已定义时才定义在施加触发脉冲时的状态。 这是 T 触发器的主要缺点。

T 触发器可以由“JK 触发器”、“SR 触发器”和“D 触发器”设计,因为 T 触发器无法作为 IC 使用。 使用“JK 触发器”的 T 触发器的框图如下所示

T Flip Flop

示例

测试平台


下一个主题Verilog D 锁存器