Verilog 时间格式

2024 年 8 月 29 日 | 阅读 3 分钟

Verilog timescale 指令指定仿真的时间单位和精度。

Verilog $timeformat 系统函数指定 %t 格式说明符在显示语句 (例如 $display 和 $strobe) 中的报告样式。

语法

$timeformat(<unit_number>, <precision>, <suffix_string>, <minimum field width>);

unit_number 是源代码中所有 `timescale 指令使用的最小时间精度。
precision 表示当前 timescale 的小数位数。
suffix_string 是一个选项，用于在实际时间值旁边显示比例。

单位数字	时间单位
-3	1ms
-6	1us
-9	1ns
-12	1ps
-15	1fs

示例 1：1ns/1ps

以下示例说明了 $timeformat 如何影响时间单位显示的格式。

`timescale 1ns/1ps

module tb;
  bit a;

  initial begin

    // Wait for some time
    // precision is 1/1000 of
 the main scale (1ns), the 3rd position will truncate
 this delay 
    #10.512351;

    // Display current time with default timeformat parameters
    $display("[T=%0t] a=%0b", $realtime, a);

    // Change timeformat parameters and display again
    $timeformat(-9, 2, " ns");
    $display("[T=%0t] a=%0b", $realtime, a);

    // Remove the space in suffix, and extend fractional digits to 5
    $timeformat(-9, 5, "ns");
    $display("[T=%0t] a=%0b", $realtime, a);

    // Here suffix is wrong, it should not be "ns" because we are
    // setting display in "ps" (-12)
    $timeformat(-12, 3, " ns");
    $display("[T=%0t] a=%0b", $realtime, a);

    // Correct the suffix to ps
    $timeformat(-12, 2, " ps");
    $display("[T=%0t] a=%0b", $realtime, a);
  end
endmodule

现在执行上面的代码，它将给出以下输出，例如

xcelium> run
[T=10512] a=0
[T=10.51 ns] a=0
[T=10.51200ns] a=0
[T=10512.000 ns] a=0
[T=10512.00 ps] a=0
xmsim: *W,RNQUIE: Simulation is complete.

示例 2：1ns/100ps

我们考虑上面来自相同示例，但具有不同的 timescale。

`timescale 1ns/100ps

module tb;
  bit a;

  initial begin

    // Wait for some time 
    // precision is 1/1000 of
 the main scale (1ns), the 3rd position will truncate
 this delay 
    #10.512351;

    // Display current time with default timeformat parameters
    $display("[T=%0t] a=%0b", $realtime, a);

    // Change timeformat parameters and display again
    $timeformat(-9, 2, " ns");
    $display("[T=%0t] a=%0b", $realtime, a);

    // Remove the space in suffix, and extend fractional digits to 5
    $timeformat(-9, 5, "ns");
    $display("[T=%0t] a=%0b", $realtime, a);

    // Here suffix is wrong, it should not be "ns" because we are
    // setting display in "ps" (-12)
    $timeformat(-12, 3, " ns");
    $display("[T=%0t] a=%0b", $realtime, a);

    // Correct the suffix to ps
    $timeformat(-12, 2, " ps");
    $display("[T=%0t] a=%0b", $realtime, a);
  end
endmodule

上面的代码产生以下输出

xcelium> run
[T=105] a=0
[T=10.50 ns] a=0
[T=10.50000ns] a=0
[T=10500.000 ns] a=0
[T=10500.00 ps] a=0
xmsim: *W,RNQUIE: Simulation is complete.

示例 3：100ns/1ns

`timescale 100ns/1ns

module tb;
  bit a;

  initial begin

    // Wait for some time - note that because precision is 1/1000 of
    // the main scale (1ns), this delay will be truncated by the 3rd
    // position
    #10.512351;

    // Display current time with default timeformat parameters
    $display("[T=%0t] a=%0b", $realtime, a);

    // Change timeformat parameters and display again
    $timeformat(-9, 2, " ns");
    $display("[T=%0t] a=%0b", $realtime, a);

    // Remove the space in suffix, and extend fractional digits to 5
    $timeformat(-9, 5, "ns");
    $display("[T=%0t] a=%0b", $realtime, a);

    // Here suffix is wrong, it should not be "ns" because we are
    // setting display in "ps" (-12)
    $timeformat(-12, 3, " ns");
    $display("[T=%0t] a=%0b", $realtime, a);

    // Correct the suffix to ps
    $timeformat(-12, 2, " ps");
    $display("[T=%0t] a=%0b", $realtime, a);
  end
endmodule

注意：#1 表示 100ns，因此 #10 产生 1000ns。

输出如下所示

xcelium> run
[T=1051] a=0
[T=1051.00 ns] a=0
[T=1051.00000ns] a=0
[T=1051000.000 ns] a=0
[T=1051000.00 ps] a=0
xmsim: *W,RNQUIE: Simulation is complete.

下一个主题Verilog 调度语义

← 上一个下一个 →

Verilog 时间格式

语法

示例 1：1ns/1ps

示例 2：1ns/100ps

示例 3：100ns/1ns

注意：#1 表示 100ns，因此 #10 产生 1000ns。

联系信息

关注我们

教程

面试题

在线编译器

Python

Java

.Net Framework

AI, ML and Data Science

Cloud Technology

B.Tech and MCA

Web Technology

PHP

Software Testing

Technical Interview

Java Interview

Python

Web Interview

Database Interview

B.Tech / MCA

Important Interview

Software Testing Interview

Company Interviews

Online Compilers

Multiple Choice Questions

Verilog 教程

Verilog 时间格式

语法

示例 1：1ns/1ps

示例 2：1ns/100ps

示例 3：100ns/1ns

注意：#1 表示 100ns，因此 #10 产生 1000ns。

相关帖子

阻塞 & 非阻塞

双向移位寄存器

Verilog 控制块

Verilog 显示任务

Verilog Initial 块

Verilog 时间尺度

Mod-N 计数器

设计抽象层

Verilog 教程

Verilog 函数

订阅 Tpoint Tech

联系信息

关注我们

教程

面试题

在线编译器