二进制加法器

加法微运算需要可以保存数据的寄存器和可以执行算术加法的数字组件。

二进制加法器是一个数字电路，用于执行任意长度的两个二进制数的算术和。

二进制加法器由串联连接的全加器电路构成，一个全加器的输出进位连接到下一个全加器的输入进位。

下图显示了四个全加器电路的互连，以提供一个 4 位二进制加法器。

• 被加数位 (A) 和加数位 (B) 从右到左用下标数字表示，下标 '0' 表示低位。
• 进位输入从 C0 到 C3 依次通过全加器连接。C4 是由最后一个全加器电路生成的输出进位。
• 每个全加器的输出进位连接到下一个高位全加器的输入进位。
• 和输出 (S0 到 S3) 生成被加数和加数位的所需算术和。
• n 个数据位用于 A 和 B 输入，来自不同的源寄存器。例如，A 输入的数据位来自源寄存器 R1，而 B 输入的数据位来自源寄存器 R2。
• A 和 B 的数据输入的算术和可以转移到第三个寄存器或其中一个源寄存器（R1 或 R2）。