二进制加法器

寄存器在执行微操作中起着重要作用。寄存器保存执行算术运算的数字组件和数据。二进制加法器是一个逻辑电路，用于执行任意长度的两个二进制数的加法运算。

二进制加法器由全加器电路构成。全加器串联连接，第一个加法器的进位输出将作为下一个全加器的进位输入。

N 位并行加法器

全加器用于将两个单比特二进制数相加，并带有进位输入。在数字计算中，我们需要对两个 n 位二进制数而不是仅对单比特二进制数进行加法。为此，我们需要使用 n 位并行加法器。为了得到 N 位并行加法器，我们将 n 个全加器级联起来。第一个加法器的进位输出被视为第二个加法器的进位输入。

4 位二进制加法器

• 'A' 和 'B' 是被加数和加数位，由下标数字定义。下标从右向左开始，低位由下标 '0' 定义。
• C0、C1、C2 和 C3 是进位输入，它们使用全加器链式连接在一起。C4 是由最后一个全加器产生的进位输出。
• 第一个加法器的 C_out 连接为下一个全加器的 C_in。
• S0、S1、S2 和 S3 是和输出，它们产生被加数和加数位的和。
• 输入变量 'A' 和 'B' 的输入从不同的源寄存器获取。例如，输入变量 'A' 的位来自寄存器 'R1'，输入变量 'B' 的位来自寄存器 'R2'。
• 将两个输入变量相加产生的结果存储在第三个寄存器或其中一个源寄存器中。