主从JK触发器

在“JK触发器”中，当两个输入和CLK长时间设置为1时，Q输出会切换，直到CLK为1。因此，会产生不确定或不可靠的输出。这个问题被称为JK触发器中的竞争冒险状态，可以通过确保CLK仅在很短的时间内设置为1来避免。

说明

主从触发器是通过组合两个JK触发器来构建的。这些触发器以串联配置连接。在这两个触发器中，第一个触发器充当“主”，称为主触发器，第二个充当“从”，称为从触发器。主从触发器的设计方式是，将“主”触发器的输出传递给“从”触发器的两个输入。“从”触发器的输出传递给主触发器的输入。

在“主从触发器”中，除了这两个触发器之外，还使用反相器或非门。为了将反相时钟脉冲传递给“从”触发器，反相器连接到时钟脉冲。简单来说，当CP设置为false时，“主”为false，则CP设置为“从”为true；当CP设置为“主”为true时，则CP设置为“从”为false。

工作方式

• 当时钟脉冲为true时，从触发器将处于隔离状态，系统的状态可能会受到J和K输入的影响。“从”保持隔离状态，直到CP为1。当CP设置为0时，主触发器将信息传递给从触发器以获得输出。
• 主触发器首先响应于从触发器，因为主触发器是正电平触发，而从触发器是负电平触发。
• 当输入J设置为0且K设置为1时，主触发器的输出Q'=1作为输入K传递给从触发器。时钟强制从触发器充当复位，然后从触发器复制主触发器。
• 当J=1且K=0时，输出Q=1传递给从的J输入。时钟的负跳变设置从并复制主。
• 当输入J和K设置为1时，主触发器在时钟的正跳变时切换。此时，从触发器在时钟的负跳变时切换。
• 当JK触发器的两个输入都设置为0时，触发器将被禁用，Q保持不变。

主触发器的时序图

• 当时钟脉冲设置为1时，主触发器的输出将为1，直到时钟输入保持为0。
• 当时钟脉冲再次变为高电平时，主的输出为0，当时钟再次变为1时，该输出将设置为1。
• 当时钟脉冲为1时，主触发器处于工作状态。从的输出保持为0，直到时钟未设置为0，因为从触发器未处于工作状态。
• 当时钟脉冲为0时，从触发器处于工作状态。主的输出保持为1，直到时钟未再次设置为0。
• 在整个过程中都会发生切换，因为输出在一个周期内更改一次。