D触发器

在SR NAND门双稳态电路中，SET = "0" 且 RESET = "0" 的未定义输入条件是被禁止的。这是SR触发器的缺点。这种状态

1. 覆盖反馈锁存动作。
2. 强制两个输出都为1。
3. 失去对输入端的控制，输入端先变为1，另一个输入端保持"0"，从而控制锁存器的结果状态。

我们需要一个反相器来防止这种情况发生。我们在Set和Reset输入之间连接反相器，以产生另一种类型的触发器电路，称为D触发器，延迟触发器，D型双稳态，D型触发器。

D触发器是其他时钟类型中最重要的触发器。它确保在同一时刻，两个输入，即S和R，永远不等于1。D触发器是使用一个门控SR触发器设计的，在输入之间连接一个反相器，允许单个输入D(数据)。

此单个数据输入被标记为“D”，用于代替“Set”输入，并且对于互补的“Reset”输入，使用反相器。因此，电平敏感的D型或D触发器由电平敏感的SR触发器构成。

因此，这里 S=D 且 R= ~D（D的补码）

框图

电路图

我们知道SR触发器需要两个输入，即一个用于“SET”输出，另一个用于“RESET”输出。通过使用反相器，我们只需一个输入即可设置和重置输出，因为现在两个输入信号相互补充。在SR触发器中，当两个输入都为0时，不再可能存在该状态。这是D触发器中通过补码消除的歧义。

在D触发器中，单个输入“D”被称为“数据”输入。当数据输入设置为1时，触发器将被设置，当它设置为0时，触发器将改变并被重置。但是，这将毫无意义，因为触发器的输出将始终在应用于此数据输入的每个脉冲上发生变化。

“CLOCK”或“ENABLE”输入用于避免此问题，以将数据输入与触发器的锁存电路隔离。当时钟输入设置为true时，D输入条件仅被复制到输出Q。这构成了另一个称为D触发器的顺序设备的基础。

当时钟输入设置为1时，触发器的“设置”和“复位”输入都设置为1。因此，它不会改变状态，并存储在时钟转换发生之前其输出上存在的数据。简单来说，输出被“锁存”为0或1。

D型触发器的真值表

符号 ↓ 和 ↑ 表示时钟脉冲的方向。D型触发器将这些符号视为边缘触发。