半加器

半加器是加法运算的基本构建块，它接受两个输入并产生两个输出。 该加法器用于执行两个单比特二进制数的或运算。**被加数** 和 **加数** 位是两个输入状态，**进位** 和 **和** 是半加器的两个输出状态。

框图

真值表

在上表中，

1. 'A'和'B'是输入状态，'sum'和'carry'是输出状态。
2. 当两个输入都不为 1 时，进位输出为 0。
3. 和的最低有效位由“和”位定义。

和和进位的 SOP 形式如下

和 = x'y+xy'
进位 = xy

半加器电路的构造

在框图中，我们看到它包含两个输入和两个输出。**被加数** 和 **加数** 位是输入状态，**进位** 和 **和** 是半加器的输出状态。 半加器借助以下两个逻辑门设计

1. 2 输入与门。
2. 2 输入异或门或 Ex-OR 门

1. 2 输入异或门或 Ex-OR 门

**和** 位是借助 **异或** 或 **Ex-OR** 门生成的。

以上是 **EX-OR** 门的符号。 在上图中，“A”和“B”是输入，“SUMOUT”是执行两个数字的 XOR 运算后的最终结果。

EX-OR 门的真值表如下

从上表可以看出，当两个输入不同时，XOR 门给出结果 1。 当两个输入相同时，XOR 给出结果 0。要了解有关 XOR 门的更多信息，请单击此处。

2. 2 输入与门

XOR 门无法生成进位位。 为此，我们使用另一个称为 与门 的门。 与门给出了进位的正确结果。

以上是 **AND** 门的符号。 在上图中，“A”和“B”是输入，“OUT”是执行两个数字的 AND 运算后的最终结果。

以下是与门的真值表

从上表可以看出，当两个输入都为 1 时，与门给出结果 1。 当两个输入不同且为 0 时，与门给出结果 0。要了解有关与门的更多信息，请单击此处。

半加器逻辑电路

因此，半加器是通过组合“XOR”和“AND”门设计的，并提供和与进位。

以下是 **半加器电路** 的 **布尔表达式**

和= A XOR B (A+B)

进位= A AND B (A.B)