二进制加法器-减法器

二进制加减器是一种特殊的电路，用于执行加法和减法两种运算。要执行的运算取决于控制信号的值。在算术逻辑单元中，它是最重要的组件之一。

要使用二进制加减器，需要了解 异或门、全加器、二进制加法和减法。

例如，我们将使用两个 4 位二进制数“X”和“Y”进行运算。

二进制加减器是 4 个全加器的组合，能够执行 4 位二进制数的加法和减法。控制线决定了要执行的运算是减法还是加法。这种确定由 K 保持的二进制值 0 和 1 完成。

在上图中，第一个全加器的控制线直接作为其输入（输入进位 C0）。X₀ 是 A 的最低有效位，直接输入到全加器中。Y₀ 和 K 的异或运算的结果是二进制加减器的第三个输入。和/差 (S₀) 和进位 (C₀) 是从第一个全加器产生的两个输出。

当 K 的值设置为真或 1 时，Y₀⨁K 产生 Y₀ 的补码作为输出。因此，运算将是 X+Y₀'，即 X 和 Y 的 2 的补码减法。这意味着当 K 的值为 1 时，二进制加减器执行减法运算。

同样，当 K 的值设置为 0 时，Y₀⨁K 产生 Y₀ 作为输出。因此，运算将是 X+Y₀，即 X 和 Y 的二进制加法。这意味着当 K 的值为 0 时，二进制加减器执行加法运算。

进位/借位 C₀ 被视为第二个全加器的进位/借位输入。和/差 S₀ 定义了数字 X 和 Y 的和/差的最低有效位。就像 X₀ 一样，X₁、X₂ 和 X₃ 直接馈入第二个、第三个和第四个全加器作为输入。Y₁、Y₂ 和 Y₃ 的输入与 K 进行异或运算后的输出是第二个、第三个和第四个全加器的第三个输入。进位 C₁、C₂ 作为输入传递给全加器。C_out 是和/差的输出进位。为了形成最终结果，S₁、S₂、S₃ 与 s₀ 一起记录。我们将使用 n 个全加器来设计 n 位二进制加减器。

示例

我们假设有两个 3 位数，即 X=100 和 Y=011，并将它们作为输入馈入全加器。

X₀ = 0     X₁ = 0     X₂ = 1

Y₀ = 1     Y₁ = 1    & Y₂ = 0

对于 K=0

Y₀⨁K=Y₀ 且 C_in=K=0

因此，从第一个全加器

S₀ = X₀+Y₀+C_in

S₀= 0+1+0

S₀=1

C₀=0

类似地，

S₁ = X₁+Y₁+C₀
S₁ = 0+1+0
S₁=1 且 C₁=0

类似地，

S₂ = X₂+Y₂+C₁
S₂ = 1+0+0
S₂=1 且 C₂=0

因此，

X= 100 =4
Y = 011 = 3
总和 = 0111 = 7

对于 K=1

Y₀⨁K=Y₀' 且 C_in=k=1

所以，

S₀ = X₀+Y₀'+C_in
S₀ = 0+0+1
S₀=1 且 C₀=0

类似地，

S₁ = X₁+Y₁'+C₀
S₁ = 0+0+0
S₁=0 且 C₁=0

类似地，

S₂ = X₂+Y₂'+C₁
S₂ = 1+1+0
S₂=0 且 C₂=0

因此，

X = 010 = 4
Y = 011 = 3

差 = 001 = 1